

## Esercizio

Si consideri un sistema dotato di 8 pagine fisiche e 32 virtuali per ogni processo, ove siano presenti nella ready queue due processi P1 e P2 in questo ordine. Le pagine fisiche sono inizialmente vuote e le stringhe dei riferimenti alle pagine virtuali per i processi P1 e P2 sono le seguenti (ove R indica un accesso in lettura e W un accesso in scrittura):

P1: 27W-12R-8R-3W-1W-3R-8W-31R-8R-29R-17W-27W-17R-3R-4W

P2: 8W-3R-11R-0W-3W-2R -19W-11R-19R-31W-33R

Supponendo che i processi si alternino regolarmente in esecuzione sulla CPU ogni 5 accessi alla memoria e che si utilizzi una politica di allocazione locale di 4 pagine fisiche per processo e l'algoritmo di sostituzione seconda chance (a due bit), si determini, mostrando il procedimento, la sequenza dei fault di pagina ed il loro numero.

### Svolgimento dettagliato

Accesso: 27W (P1) – PF: SI			Accesso: 12R (P1) – PF: SI			Accesso: 8R (P1) – PF: SI			Accesso: 3W (P1) – PF: SI		
Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica
27(P1)	1	1	27(P1)	1	1	27(P1)	1	1	27(P1)	1	1
			12(P1)	1	0	12(P1)	1	0	12(P1)	1	0
						8(P1)	1	0	8(P1)	1	0
									3(P1)	1	1



Accesso: 1W (P1) – PF: SI			Accesso: 8W (P2) – PF: SI			Accesso: 3R (P2) – PF: SI			Accesso: 11R (P2) – PF: SI		
Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica
27(P1)	0	1	27(P1)	0	1	27(P1)	0	1	27(P1)	0	1
1(P1)	1	1	1(P1)	1	1	1(P1)	1	1	1(P1)	1	1
8(P1)	0	0	8(P1)	0	0	8(P1)	0	0	8(P1)	0	0
3(P1)	0	1	3(P1)	0	1	3(P1)	0	1	3(P1)	0	1
			8(P2)	1	1	8(P2)	1	1	8(P2)	1	1
						3(P2)	1	0	3(P2)	1	0
									11(P2)	1	0

Accesso: 0W (P2) – PF: SI			Accesso: 3W (P2) – PF: NO			Accesso: 3R (P1) – PF: NO			Accesso: 8W (P1) – PF: NO		
Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica
27(P1)	0	1	27(P1)	0	1	27(P1)	0	1	27(P1)	0	1
1(P1)	1	1	1(P1)	1	1	1(P1)	1	1	1(P1)	1	1
8(P1)	0	0	8(P1)	0	0	8(P1)	0	0	8(P1)	1	1
3(P1)	0	1	3(P1)	0	1	3(P1)	1	1	3(P1)	1	1
8(P2)	1	1	8(P2)	1	1	8(P2)	1	1	8(P2)	1	1
3(P2)	1	0	3(P2)	1	1	3(P2)	1	1	3(P2)	1	1
11(P2)	1	0	11(P2)	1	0	11(P2)	1	0	11(P2)	1	0
0(P2)	1	1	0(P2)	1	1	0(P2)	1	1	0(P2)	1	1

Accesso: 31R (P1) – PF: SI			Accesso: 8R (P1) – PF: NO			Accesso: 29R (P1) – PF: SI			Accesso: 2R (P2) – PF: SI		
Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica
→ 31(P1)	1	0	→ 31(P1)	1	0	31(P1)	1	0	31(P1)	1	0
1(P1)	1	1	1(P1)	1	1	1(P1)	0	1	1(P1)	0	1
8(P1)	0	1	8(P1)	1	1	8(P1)	0	1	8(P1)	0	1
3(P1)	0	1	3(P1)	0	1	29(P1)	1	0	29(P1)	1	0
8(P2)	1	1	8(P2)	1	1	→ 8(P2)	1	1	→ 8(P2)	0	1
3(P2)	1	1	3(P2)	1	1	3(P2)	1	1	3(P2)	0	1
11(P2)	1	0	11(P2)	1	0	11(P2)	1	0	2(P2)	1	0
0(P2)	1	1	0(P2)	1	1	0(P2)	1	1	→ 0(P2)	0	1

Accesso: 19W (P2) – PF: SI			Accesso: 11R (P2) – PF: SI			Accesso: 19R (P2) – PF: NO			Accesso: 31W (P2) – PF: SI		
Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica	Pagine	Bit accesso	Bit modifica
31(P1)	1	0	31(P1)	1	0	31(P1)	1	0	31(P1)	1	0
1(P1)	0	1	1(P1)	0	1	1(P1)	0	1	1(P1)	0	1
8(P1)	0	1	8(P1)	0	1	8(P1)	0	1	8(P1)	0	1
→ 29(P1)	1	0	→ 29(P1)	1	0	→ 29(P1)	1	0	→ 29(P1)	1	0
8(P2)	0	1	→ 11(P2)	1	0	→ 11(P2)	1	0	→ 11(P2)	1	0
3(P2)	0	1	→ 3(P2)	0	1	→ 3(P2)	0	1	→ 31(P2)	1	1
2(P2)	1	0	2(P2)	1	0	2(P2)	1	0	→ 2(P2)	1	0
→ 19(P2)	1	1	19(P2)	1	1	19(P2)	1	1	19(P2)	1	1



## Commento

Si suppone che le prime 4 pagine fisiche siano allocate al processo P1 e le seconde 4 pagine al processo P2. Vi saranno quindi due lancette operanti sulle due distinte aree di allocazione locale.

I primi 4 accessi di P1 danno luogo a page fault di caricamento, mentre il quinto (1W) dà luogo a sostituzione locale: vengono azzerati tutti i bit di accesso e viene quindi selezionata la prima pagina non modificata, la lancetta viene posta tra la pagina inserita e la successiva.

I primi 4 accessi di P2 danno luogo a page fault di caricamento, mentre il quinto (3W) dà luogo ad aggiornamento del bit di modifica.

I due successivi accessi di P1 (3R e 8W) non danno luogo a page fault, vengono aggiornati i relativi bit.

L'accesso 31R di P1 dà luogo a page fault, viene selezionata la prima pagina con configurazione 0-1, vengono azzerati i bit di accesso delle pagine intermedie attraversate dalla lancetta.

L'accesso 8R di P1 non dà luogo a page fault, viene aggiornato il bit di accesso.

L'accesso 29R di P1 dà luogo a page fault, viene selezionata la prima pagina con configurazione 0-1, vengono azzerati i bit di accesso delle pagine intermedie attraversate dalla lancetta.

L'accesso 2R di P2 dà luogo a sostituzione locale: vengono azzerati tutti i bit di accesso e viene quindi selezionata la prima pagina non modificata, la lancetta viene posta tra la pagina inserita e la successiva.

L'accesso 19W di P2 dà luogo a page fault, in questo caso la pagina sostituita, la prima con configurazione 0-1, è immediatamente successiva alla lancetta.

L'accesso 11R di P2 dà luogo a page fault, anche in questo caso la pagina sostituita, la prima con configurazione 0-1, è immediatamente successiva alla lancetta.

L'accesso 31W di P2 dà luogo a page fault, anche in questo caso la pagina sostituita, la prima con configurazione 0-1, è immediatamente successiva alla lancetta.

L'accesso 17W di P1 dà luogo a page fault, viene selezionata la prima pagina con configurazione 0-1, vengono azzerati i bit di accesso delle pagine intermedie attraversate dalla lancetta.

L'accesso 27W di P1 dà luogo a page fault, viene selezionata la prima pagina successiva alla lancetta con configurazione dei bit 0-0.

L'accesso 17R di P1 non dà luogo ad aggiornamenti.

L'accesso 3R di P1 dà luogo a page fault, viene selezionata la prima pagina con configurazione 0-1, vengono azzerati i bit di accesso delle pagine intermedie attraversate dalla lancetta.

L'accesso 4W di P1 dà luogo a page fault, viene selezionata la prima pagina con configurazione 0-1, vengono azzerati i bit di accesso delle pagine intermedie attraversate dalla lancetta.

L'accesso 33R di P2 è chiaramente illegale.